正在互联网无线通讯体例中，超短波／短波电台和多频段电台对表供给非规范的K接供词用户数据接入操纵；守旧的K接口数据接入传输体例采用双绞线行动传输介质，现须要须要将K接口数据承载到光纤中实行传输并与其他常用交易实行集成，以提升交易传输效能。

　　K接口是一种单途有线kb/s等多种事务速度，传输流程操纵均衡线对以基带全双工式样传输，信号调造式样采用二相差分编码。K接口拥有接入式样精巧、抗作对本事强、交易功用多和保护操纵便捷等便宜。同时，为实行语音和IP交易数据以无线的式样接入互联网，须要安排K接口通讯单位与各样电台实行数据交互，也为了提升传输隔断和保护效能，需安排将K接口音讯承载到光纤中实行通讯。

　　守旧的K接口交易民多承载到RJ45接口上，其采用双绞线行动介质实行传输，受此影响，正在有些情形或处境顶用k接口授输修立，不行用实线接入譬喻央浼障蔽、央浼电磁防护品级高的处所；而特别两个k口修立间隔断远，存正在传输速度低重或不行联通的题目，此时用户终端和体例主机之间的通讯隔断越过安排保证周围，不行满意须要，咨询安排将K接口交易承载到光纤中实行传输优劣常有需要的。

　　1、FPGA道理。FPGA芯片首要由7局部告终，分辨为：可编程输入输出单位（IOB）、根基可编程逻辑单位、完全的时钟经管、嵌入块式RAM、丰厚的布线资源、内嵌的底层功用单位和内嵌专用硬件模块。本计划FPGA采用Spartan-3A系列的XC3S700A，其拥有本钱低、牢靠性高、逻辑资源丰厚的特色。其根基属性为700K逻辑门，1472个CLBs，5888个Slices，92Kb散布式RAM，360kB集成RAM，8个DC-Ms，也许为为高容量、本钱敏锐类运用供给超低本钱、高职能的逻辑处置计划。2、MT9172芯片道理。K接口的物理层处罚采用了数字收集接口芯片MT9172（简称DNIC），该芯片采用自合适回波抵消本事，可正在单对线途上实行全双工数字传输，传输速度可选为80kbit/s或160kbit/s，遍及的双绞线B+D数据格局相兼容。其内部，拥有帧同步析取和时钟析取本事，可为表部电途供给时钟。MT9172拥有多种操作形式，可通过引脚MSO-2选取，两种首要操作形式为MOD（透传形式）和DN（数字收集）形式。MOD形式速度可选为80/160kbit。正在DN形式时，线途遵照ISDN（归纳交易数字网）格局传输B、D通道数据，速度可选为80/160kbit。DN形式时，CD口和DV口为规范的串行总线接口（ST-BUS），而且，正在MOD形式，CD口和DV口以80kbit/s或160kbit/s的速度透传串行数据。其他形式包罗：主、从、单口、双口形式，主从形式时，功夫基准和帧同步信号由表部供给或从线途提取。双口形式时，CD口和DV口都行动，单口形式时，CD口不可动，全体音讯通过DV口授输。看待线途上两个DNIC，务必分辨树立为主、从，MOD形式下唯有双口形式。本安排中MT9172事务正在形式1，为透传形式（MOD）、主形式。其他设备采用默认形式2设备，此时，DNIC速度设备为160kbit/s，预扰码器、诊断寄存器复位等功用悉数不使能。此中，时钟锁相环途的时钟改用了8.092MHz，K话柄践事务于128Kbit/s。体例端DV口及相应的时钟接入FPGA，透后数据经FPGA处罚后分为数据和语音，经历FPGA内部缓存，时隙再分派后由TDM口发送出去。

　　本安排计划中FPGA与MT9172之间通过DV接话柄行全双工串行数据收发，该接口的数据收发分辨同步于发送时钟和摄取时钟，发送时钟和摄取时钟由MT9172供给，都为128KBPS。FPGA须要凭据K接口赞同告终与短波电台／超短波电台K口间的链途同步、环途信令交互、对透后数据准时隙摄取、缓存、发送的事务，安排正在ISE14处境下，采用VHDL讲话编程实行。本计划FPGA逻辑功用首要包罗：

　　本安排中FPGA逻辑安排环节点为链途同步检测、环途信令疏通和TDM数据收发。链途同步检测中环节安排包罗数据摄取寄存器、计数器、同步检测模块；环途信令疏通环节安排包罗环途信令寄存器、状况转换模块、数据FIFO。

　　本计划安排将K接口交易承载到光纤之中实行通讯，既保存了K接口原有的接入式样精巧、抗作对本事强、交易功用多和保护操纵便捷等便宜，又大大延伸了守旧K接口正在双绞线中传输的通讯隔断，并提升了抗作对性，便利用户实行大周围的操纵，适宜交易IP化的发达趋向。